Samsung ha ufficialmente confermato di essere la prima al mondo ad avviare la produzione in serie di circuiti con processo produttivo a 3 nanometri.
In linea di principio, una larghezza della linea inferiore significa una migliore efficienza energetica e consumo energetico, nonché prestazioni migliori grazie, tra le altre cose, alla possibilità di frequenze di clock più elevate. Allo stesso tempo, la riduzione della larghezza della linea sta diventando sempre più difficile, richiedendo soluzioni strutturali e produttive più sofisticate.
Samsung è almeno apparentemente in vantaggio rispetto al TSMC concorrente nella distribuzione a 3 nanometri. TSMC continuerà a implementare il proprio processo a 3 nanometri dal 2022 in poi.
In pratica, tuttavia, i diversi processi potrebbero non essere del tutto comparabili in termini di sviluppo tecnico.
Samsung è seconda solo a TSMC, il chiaro leader di mercato nella produzione a contratto. Secondo la società di ricerca TrendForce, TSMC ha una quota di mercato di circa il 54% rispetto al 16% di Samsung.
La larghezza della linea di 3 nanometri di prima generazione di Samsung offre una riduzione del 16% della superficie e prestazioni migliorate del 23% o un consumo energetico inferiore del 45% rispetto ai suoi circuiti elaborati a 5 nanometri. Nella prossima seconda generazione di 3 nanometri, la riduzione della superficie aumenterà al 35 percento, il miglioramento delle prestazioni al 30 percento e il consumo di energia diminuirà fino al 50 percento rispetto al processo a 5 nanometri.
Il processo a 3 nanometri nella struttura del transistor utilizza il nuovo modello Gate-All-Around (GAA), che ha consentito la riduzione delle dimensioni insieme al primo modello MCBFET di Samsung.
Nel 2023, Samsung dovrebbe avere un processo a 3 nanometri di seconda generazione e nel 2025 sarà il turno di passare a un processo a 2 nanometri con una struttura a transistor MCBFET. TMSMC punta anche a 2 nanometri nel 2025.
